半導體製程持續挺進個位數字奈米節點，為達成摩爾定律的微縮進度，儘管微影技術不斷有所突破，無論是透過各種手段將浸潤式微影解析度推至極限，採用波長更短、技術也日益成熟的極紫外光(EUV)光源微影以實現更高解析度，或是利用分次曝光提升線路密度的多重圖形(Multiple Patterning)等方法，當線寬臨界尺寸(CD)微縮到5奈米以下，要透過這些由上而下(Top-Down)技術實現精確的圖形置放/對準越來越困難，再加上3D結構電晶體的複雜形狀與高長寬比，讓製程技術挑戰更加艱鉅，相關成本與風險也隨之升高。
於是， 產業界在致力尋求「由上而下」技術的突破之外，也同時積極發展「由下而上」(Bottom-Up)的電路圖形化方案；這並不是一個全新概念，像是有數十年發展歷史，以沉積方式產生僅單原子厚度薄膜的原子層沉積(Atomic Layer Deposition, ALD)技術就是其中之一，也已經在半導體製程中被廣泛應用。不過傳統上ALD通常被用來在晶圓片/基板的整個表面形成厚度均勻的沉積薄膜，要調整薄膜的位置或形狀，就得搭配蝕刻步驟，這在奈米尺度下非常容易導致邊緣置放誤差(Edge Placement Error, EPE)的問題，嚴重影響元件良率。
會選擇性定點「降落」的沉積方法
為此，能讓ALD薄膜在特定位置生成預先定義的圖形的區域選擇性沉積(Area-Selective Deposition, ASD)技術應運而生，並在近年來成為備受業界重視的「由下而上」微奈米元件製造解決方案(圖1)。這種ASD方案在本質上仍是ALD技術，其原理是利用具備某種表面特性(例如親水性)的有機分子化合物，在元件基板特定區域形成自組裝單分子層(Self-Assembled Monolayer, SAM)，接著在沉積設備導入能被該SAM吸附的化學前驅物(Precursor)，讓待沉積材料產生區域選擇性，「降落」在元件基板上預先規劃好的位置，以製作微小電路圖形。
除了以ALD技術為基礎，在微奈米元件的製作上也會利用化學氣相沉積(CVD)法實現ASD，如美商應材在2020年發表的選擇性鎢(Selective Tungsten)製程，就是利用CVD實現在電晶體觸點通孔內進行鎢金屬填充，取代以往步驟複雜、高缺陷率的多層次電晶體觸點製作方式，可望對提升5奈米以下元件的PPAC(功耗、性能、面積、成本)性能表現發揮關鍵性影響。
不過ASD仍面臨眾多有待克服的技術挑戰：首先，要實現高度選擇性──即讓目標沉積薄膜精確出現在預設生長區、又不使非生長區產生缺陷(這在某些需要進行多層薄膜沉積的案例中考量更為複雜)──並非易事，不但在材料開發上需要有所創新，針對個別應用量身打造適合基板材料、SAM、前驅物還有抑制劑(Inhibitor，用在非生長區抑制沉積材料活性，以避免缺陷發生，也有將小分子化合物結合SAM使用，以提高選擇性)配方，還必須謹慎控制製程中的溫度、壓力、材料均勻度、薄膜沉積厚度、沉積速度等等因素。而由於ASD相關設備與材料都還在相對較早期發展階段，再加上目前ASD製程仍較昂貴，要實現更廣泛的採用，還有待製程技術的進一步成熟以及相關成本降低。
讓材料自主排列出預設圖案
既然提到ASD，就不可不提另一種同樣受矚目的「由下而上」電路圖形化方法，即定向自組裝(Directed Self-Assembly, DSA)技術。DSA的基本原理同樣是利用化學材料的特性，即一種被稱為嵌段共聚合物(Block-Copolymer, BCP)的分子自組裝特性；將這類材料塗布於晶圓片，在一定的條件控制下會發生共聚合物中奈米級結構的微相分離(Microphase Separation，液體中的油/水分離即是一種相分離體系)，產出尺寸約5~30奈米的規則圖形。透過調整聚合物的成份與尺寸可以改變圖案的形狀與大小；利用預先製作(僅需浸潤式微影設備，不需要動用昂貴的EUV微影製程)的線路或孔洞等圖案模板，則能進一步引導/定向分子的組裝，讓最後形成的電路圖案達到比圖案模板更緊密的間距。
雖然以DSA製作複雜結構圖案理論上會比使用EUV微影方法輕鬆也便宜得多，目前該技術在電路設計上的彈性仍有其侷限；舉例來說，DSA能輕易完成有規則的圖案生成，若要製作不規則圖案(例如具備可變間距的圖案)就有困難。因此若未來的電路設計要利用DSA在細微、複雜圖形化上的優勢，勢必要優先將此特性納入考量。其他DSA技術仍面臨的挑戰與ASD類似，包括需要選擇恰當材料或進行新配方的研發創新，對製程溫、濕度與壓力等條件的控制也要非常小心謹慎，因為DSA對這類變項相當敏感，稍有不慎就會產生缺陷，影響元件良率；而DSA同樣也在較早期開發階段，甚至比ASD的起步時間更晚，高昂的成本以及相關技術不夠成熟等問題，都有待時間與更多研發資源的投入。
在DSA技術的研發上態度積極的包括比利時研究機構imec，除了號稱已經能有效控制製程缺陷率，利用現有聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA) BCP材料，以193奈米浸潤式微影、84奈米間距的預製作圖案，實現以穩定、低缺陷DSA製程完成的28奈米間距高密度圖案，也開始投入第二代BCP材料的研發。imec指出，當圖案間距邁進次20奈米，BCP的化學鏈長度必須進一步縮短，而繼續使用PS-b-PMMA會出現圖案解析度下降的問題，必須使用嵌段交互作用更高(即所謂high-χ)BCP來改善，目前該機構正在與材料供應商與一些大學進行相關研發(圖2)。
產學研需要更緊密合作
無論是ASD或是DSA，這類「由下而上」的微奈米元件製作方法，搭配「由上而下」的微影與蝕刻技術，因為具備節省大量成本與製程複雜度的潛力，成為半導體製造領域看好的摩爾定律續命丹；不過要克服ASD與DAS現有技術挑戰，不但材料供應商、製程設備業者以及半導體製造商之間要有更緊密的合作，產業界勢必也需要更多來自學術界的研發能量支援。
從市場情況看來，隨著台積電(TSMC)、英特爾(Intel)、三星(Samsung)等領先半導體大廠開始FinFET以及全環繞式閘極(GAA)等3D結構電晶體並陸續進入5奈米製程世代，預期能帶來助力的「由下而上」方法將進一步受到重視與採用，也為半導體設備與材料產業開闢新戰線。像是荷蘭業者ASM International、ASML、美商應材、科林研發(Lam Research)，以及日本東京威力科創(Tokyo Electron, TEL)等半導體設備大廠，紛紛透過擴展原有沉積、度量等各類設備解決方案或是收購──如應材在2022年宣布收購芬蘭ALD設備供應商Picosun──等方式強化自身實力；德國默克(Merck)、美商Brewer Science等材料供應商也是此技術領域中的活躍角色。
